根據 TrendForce 最新研究，AI HPC (高效能運算) 對異質整合的需求仰賴先進封裝達成，其中的關鍵技術即是 TSMC 的 CoWoS 解決方案。然而，隨著雲端服務業者 (CSP) 加速自研 ASIC，為整合更多複雜功能的晶片，對封裝面積的需求不斷擴大，已有 CSP 開始考量從 TSMC 的 CoWoS 方案，轉向 Intel 的 EMIB 技術。

TrendForce 表示，CoWoS 方案將主運算邏輯晶片、記憶體、I / O 等不同功能的晶片，以中介層 (Interposer) 方式連結，並固定在基板上，目前已發展出 CoWoS-S、CoWoS-R 與 CoWoS-L 等技術。隨著 NVIDIA Blackwell 平台 2025 年進入規模量產，目前市場需求已高度傾向內嵌矽中介層的 CoWoS-L，NVIDIA 下世代的 Rubin 亦將採用，並進一步推升光罩尺寸。

AI HPC 需求旺盛導致 CoWoS 面臨產能短缺、光罩尺寸限制，以及價格高昂等問題。TrendForce 觀察，除了 CoWoS 多數產能長期由 NVIDIA GPU 占據、其他客戶遭排擠，封裝尺寸、以及地緣政治下的美國在地製造需求，也促使 Google、Meta 等北美 CSP 開始積極與 Intel 接洽 EMIB 解決方案。

TSMC 挾技術優勢主導先進封裝前期市場，Intel 以面積、成本優勢應戰

相較於 CoWoS，EMIB 擁有數項優勢：首先是結構簡化，EMIB 捨棄昂貴且大面積的中介層，直接將晶片使用內嵌在載板的矽橋 (Bridge) 方式進行互連，簡化整體結構，相對於 CoWoS 良率更高。其次是熱膨脹係數 (Coefficient of Thermal Expansion, CTE) 問題較小，由於 EMIB 只在晶片邊緣嵌矽橋，整體矽比例低，因此矽與基板的接觸區域少，導致熱膨脹係數不匹配的問題較小，較不容易產生封裝翹曲與可靠度挑戰。

EMIB 在封裝尺寸也較具優勢，相較於 CoWoS-S 僅能達到 3.3 倍光罩尺寸、CoWoS-L 目前發展至 3.5 倍，預計在 2027 年達 9 倍；EMIB - M 已可提供 6 倍光罩尺寸，並預計 2026 到 2027 年可支援到 8 倍至 12 倍。價格部分，因 EMIB 捨棄價格高昂的中介層，能為 AI 客戶提供更具成本優勢的解決方案。

然而，EMIB 技術也受限於矽橋面積與佈線密度，可提供的互連頻寬相對較低、訊號傳輸距離較長，並有延遲性略高的問題。因此，目前僅 ASIC 客戶較積極在評估洽談導入。

TrendForce 指出，Intel 自 2021 年宣布設立獨立的晶圓代工服務 (Intel Foundry Services, IFS) 事業群，耕耘 EMIB 先進封裝技術多年，已應用至自家 server CPU 平台 Sapphire Rapids 和 Granite Rapids 等。隨著 Google 決議在 2027 年 TPUv9 導入 EMIB 試用，Meta 亦積極評估規劃用於其 MTIA 產品，EMIB 技術有望為 IFS 業務帶來重大進展。至於 NVIDIA、AMD 等對於頻寬、傳輸速度及低延遲需求較高的 GPU 供應商，仍將以 CoWoS 為主要封裝解決方案。